This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 05267480 A

(43) Date of publication of application: 15.10.93.

(51) Int. CI

H01L 21/90 H01L 21/316

(21) Application number: 04094796

(22) Date of filing: . 21.03.92

(71) Applicant:

RICOH CO LTD

(72) Inventor:

YAMASHITA KIMIHIKO


(54) SEMICONDUCTOR DEVICE AND ITS **MANUFACTURE**

(57) Abstract:

PURPOSE: To prevent detrimental affect on device properties by reducing an amount of carbon atom taken into a silicon oxide film when a silicon oxide film is formed by plasma CVD method using organic oxysilane such as TEOS as a main material.

CONSTITUTION: A silicon substrate 26 is arranged on a lower electrode 23 and heated by a lamp 22. Reaction gas is supplied through a gas supply port 29 and a high frequency voltage is applied between both electrodes 23, 24 from a high frequency power supply 28. Thereby, reaction gas reacts and a BPSG film or a PSG film is deposited on the silicon substrate 26. Conditions of plasma CVD are; a pressure inside a CVD reaction chamber 21 of 6.5Torr, a substrate temperature of 300 to 450°C, a power of the high frequency power supply 28 of 100 to 500W. The BPSG film is deposited supplying TEOS kept at 40°C together with oxygen, TMP and TMB as a reaction gas from a gas supply port 29 to the reaction chamber 21 while making helium gas flow. Ratio of O2 flow rate/TEOS flow rate is 2.0 or above.

COPYRIGHT: (C)1993,JPO&Japio



₿

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11) [公開番号] 特開平5-267480

(43) 【公開日】平成5年(1993)10月15日

(54)【発明の名称】半導体装置とその製造方法

(51)【国際特許分類第5版】

H01L 21/90

P 7735-4M

21/316

X 8518-4M

[審査請求]未請求

【請求項の数】4

【全頁数】5

(21)[出願番号]特願平4-94796

(22) 【出願日】平成4年(1992)3月21日

(71)【出願人】

【識別番号】000006747

【氏名又は名称】株式会社リコー

【住所又は居所】東京都大田区中馬込1丁目3番6号

(72)【発明者】

【氏名】山下 公彦

【住所又は居所】東京都大田区中馬込1丁目3番6号 株式会社リコー内

(74)【代理人】

【弁理士】


【氏名又は名称】野口 繁雄

要約

(57)【要約】(修正有)

【目的】 TEOSなどの有機オキシシランを主原料としてプラズマCVD法によりシリコン酸化膜を形成する際、シリコン酸化膜に取り込まれる炭素原子の量を少なくしてデバイス特性に悪影響を与えないようにする。

【構成】シリコン基板26を下部電極23上に配置し、ランプ22により加熱する。ガス供給口29を経て反応ガスを供給し、高周波電源28から両電極23,24間に高周波電圧を印加することにより、反応ガスが反応してシリコン基板26上にBPS G膜又はPSG膜が堆積する。プラズマCVDの条件として、CVD反応室21内の圧力を6.5Torr、基板温度を300~45 0℃、高周波電源28の電力を100~500W、TEOSを40℃に保温し、ヘリウムガスで通気しながら酸素及びTMP、TM Bとともに反応ガスとしてガス供給口29から反応室21へ供給しながらBPSG膜を堆積させる。O2流量/TEOS流量比は2.0以上とする。



欝求の笕囲

【特許請求の範囲】

【請求項1】半導体装置のメタル配線の下に形成される層間絶縁膜として有機オキシシランを主成分としプラズマCVD法により堆積された炭素含有量の少ないシリコン酸化膜が用いられていることを特徴とする半導体装置。

【請求項2】前記層間絶縁膜がゲート配線とメタル配線との間の層間絶縁膜である請求項1に記載の半導体装置。

【請求項3】プラズマCVD法により半導体装置の層間絶縁膜を堆積する方法において、主原料として有機オキシシランを用い、酸素流量と有機オキシシラン流量との比を、有機オキシシランを通気ガス流量で表わしたときの流量比としてO2/(有機オキシシラン)を2.0以上とすることを特徴とする半導体装置の製造方法。

【請求項4】前記層間絶縁膜がゲート配線とメタル配線との間の層間絶縁膜である請求項3に記載の半導体装置の製造方法。

詳細な説明

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は層間絶縁膜としてシリコン酸化膜を有する半導体装置と、そのシリコン酸化膜層間絶縁膜 をプラズマCVD法により堆積する製造方法に関するものである。

[0002]

【従来の技術】半導体装置の層間絶縁膜としてプラズマCVD法によりTEOS(テトラエチルオルソシリケート)を主成分とする方法が用いられている。この方法により形成したシリコン酸化膜は、シランを主原料として常圧CVD法により形成したシリコン酸化膜よりもステップカバレッジが優れており、またTEOSを主原料として常圧CVD法により形成したシリコン酸化膜よりも膜質が安定しているという利点を備えている。

【0003】MOS型半導体装置のゲート配線(ポリシリコン又はポリサイドなど)と第1層目メタル配線との間の層間絶縁膜としてBPSG膜やPSG膜などのシリコン酸化膜が広く用いられており、その層間絶縁膜としてステップカバレッジがよくリフロー後の平坦度を向上させる目的でTEOSを主原料としたプラズマCVD法が採用されている。しかし、TEOSを主原料としてプラズマCVD法で形成されたシリコン酸化膜は、シリコン酸化膜形成の過程で発生する有機成分がシリコン酸化膜中に取り込まれる傾向が強い。現在主流となっている絶縁膜形成材料であるシラン(SiH4)は、その分子構造に有機成分を含んでおらず、したがってシランを主原料として形成したシリコン酸化膜には炭素は含有されない。

【0004】TEOSを主原料としてプラズマCVD法により形成したシリコン酸化膜をメタル配線とメタル配線の間の層間絶縁膜として利用する場合はシリコン酸化膜中に取り込まれた炭素原子は安定であり、半導体装置の特性に悪影響を与えることはない。しかし、そのシリコン酸化膜をゲート配線とメタル配線間の層間絶縁膜に用いた場合、通常、CVD膜形成後に平坦化と注入不純物の活性化を目的とした熱処理(リフロー工程)が行なわれるので、TEOSを原料として形成されたシリコン酸化膜中に取り込まれた炭素原子がその熱処理により半導体基板中に拡散し、デバイス特性に悪影響を与える。

【0005】そこで、プラズマCVD法によりTEOSを主原料として形成されるシリコン酸化膜中に炭素などの不純物が取り込まれるのを防ぐためにいくつかの方法が提案されている。例えば、TEOSを窒素で通気してCVD装置に導くことにより膜中に取り込まれる炭素量を減らす方法(特開平1-238024号公報参照)、TEOSを主原料として生成したシリコン酸化膜をオゾン雰囲気中又は酸素プラズマ中でアニール処理することにより膜中の不純物を減少させる方法(特開平3-41731号公報参照)、シリコン酸化膜を酸素プラズマ又は酸素ラジカルで処理することにより不純物を減少させてリーク電流を低減する方法(特開平2-219232号公報参照)、TEOSに水素又は水蒸気を混合することにより酸化膜に取り込まれる炭素量を減らす方法(特開平2-285636号公報参照)などである。【0006】

【発明が解決しようとする課題】本発明はTEOSなどの有機オキシシランを主原料としてプラズマCVD法によりシリコン酸化膜を形成する際に、上記の提案された方法とは別の方法によりシリコン酸化膜に取り込まれる炭素原子の量を少なくしてデバイス特性に悪影響を与えないようにする方法と、そのように形成された層間絶縁膜をもつ半導体装置を提供することを目的とするものである。

[0007]

【課題を解決するための手段】本発明の半導体装置では、メタル配線の下に形成される層間絶縁膜として有機オキシシランを主成分としプラズマCVD法により堆積された炭素含有量の少ないシリコン酸化膜が用いられている。好ましい態様では、その層間絶縁膜はゲート配線とメタル配線との間の層間絶縁膜である。本発明の製造方法では、プラズマCVD法により半導体装置の層間絶縁膜を堆積する際に、主原料として有機オキシシランを用い、酸素流量と有機オキシシラン流量との比を、有機オキシシランを通気ガス流量で表わしたときの流量比として O_2 /(有機オキシシラン)を2.0以上とする。【0008】プラズマCVD法によるシリコン酸化膜形成の主原料としての有機オキシシランは、TEOSの他に C_2 H $_5$ Si(OC $_3$ H $_7$) $_4$ 、Si(OCH $_3$) $_4$ などを用いることができる。有機オキシシランを反応室へ導くには、適度に加熱した有機オキシシランにヘリウムなどの不活性ガスや酸素を通気してその通気ガスとともに導いたり、有機オキシシランを加熱してその蒸気を導くようにすればよい。TEOSの場合に通気するときは、TEOSの温度を30~50°Cに設定するのが適当である。

[0009]

【実施例】<u>図1</u>は本発明の半導体装置の一実施例を表わしたものである。シリコン基板2にフィールド酸化膜4により活性

領域が形成され、その活性領域にはソース領域6とドレイン領域8が不純物拡散により形成され、ソース領域6とドレイン領域8の間のチャネル領域上にはゲート酸化膜10を介してポリシリコンのゲート電極12が形成されている。ゲート電極12とメタル配線16,18との間の層間絶縁膜14としてTEOSを主成分としプラズマCVD法により堆積された炭素含有量の少ないシリコン酸化膜であるBPSG膜又はPSG膜が形成されている。層間絶縁膜14にはコンタクトホールが形成され、メタル配線16,18がそれぞれソース領域16、ドレイン領域8と接続されている。

【0010】図2は本発明の製造方法で用いるプラズマCVD装置を概略的に示したものである。図2で、反応室21内にはランプ22により温度制御される接地された下部電極23と、反応ガスを放出するシャワーヘッドを有し高周波印加電極を兼ねる上部電極24が配置されている。反応室21は排気口25から真空排気される。下部電極23上にはシリコン酸化膜を堆積しようとするシリコン基板26が上部電極24と対向するように配置される。TEOSはヘリウムなどの不活性ガス又は酸素によって通気され、その通気ガスのヘリウムや酸素とともにガス供給口29から反応室21へ供給される。ガス供給口29からはTEOSを含む通気ガスの他に、酸素と、TMP(トリメチルホスフェート:PO(OCH3)3)やTMB(トリメチルボレート:B(OCH3)3)などの不純物原料ガスも反応室21へ供給される。これらの反応ガスは上部電極24のシャワーヘッドからシリコン基板26上に均一に供給され、排気口25から排気される。上部電極24と下部電極23の間には高周波電源28によって13.56MHzの高周波電圧が印加される。

【0011】<u>図2</u>のCVD装置で、シリコン基板26を下部電極23上に配置し、石英ガラス27を経てランプ22から反応室21内に入射される光により基板26が下地電極23を介して加熱される。ガス供給口29を経て反応ガスが供給され、高周波電源28から両電極23、24間に高周波電圧が印加されることにより、反応ガスが反応してシリコン基板6上にBPSG膜又はPSG膜が堆積する。

【0012】プラズマCVDの条件として、CVD反応室21内の圧力を2~12Torr、例えば約6.5Torrとし、基板温度を300~450℃とし、高周波電源28の電力を100~500Wに設定する。TEOSとして純度99.9999%のものを用い、約40℃に保温し、ヘリウムガスで通気しながら酸素及びTMP、TMBとともにガス供給口29から反応室21へ供給しながらBPS G膜を堆積させた場合の、BPSG膜の成膜速度とO2流量/TEOS流量比の関係を図3(A)に示す。ここで、O2とTEOSの流量比は、TEOS流量としては40℃に保温されたTEOSにヘリウムガスを通気して気化させ、ヘリウムガスとともに反応室21へ導くときのヘリウムガス流量として表わされている。図3(A)によれば、O2流量/TEOS流量比が小さいほどBPSG膜の成膜速度が大きくなり、一般的には生産性を考慮してその比が0.5~2.0の範囲に設定されて使用されている。しかし、そのような範囲で形成されたBPSG膜には多量の炭素が取り込まれ、それがデバイス特性に悪影響を与えることがわかった。図3(B)はBPSG膜形成時のO2流量/TEOS流量比とBPSG膜中の炭素含有量との関係を表わしたものである。炭素含有量はSIMS(二次イオン質量分析法)により測定したものであり、BPSG膜成膜後リフロー工程(920℃、窒素雰囲気、30分)を行なった試料をSIMS分析し、BPSG膜とシリコン基板との界面に偏析した炭素のピーク濃度を示している。また、シランを主原料としたBPSG膜の膜中炭素濃度は約5.0×10¹⁸原子/ccであり、これはSIMS分析のバックグラウンド値とほぼ同じである。

【OO13】BPSG膜中に取り込まれた炭素のデバイス特性に与える影響が最も顕著に現われるのは、CMOSデバイスのP型拡散層の抵抗であり、取り込まれた炭素量が多いほどP型拡散層の抵抗が高くなる傾向が見られる。<u>図3</u>(C)はO₂ 流量/TEOS流量比とP型拡散層のジート抵抗値の関係を示したものである。シート抵抗値はO₂流量/TEOS流量比の 増加にともない減少していくのがわかる。

【0014】<u>図3</u>の結果から、TEOSを主原料とするプラズマCVDによるBPSG膜中の炭素量はO₂流量/TEOS流量比に依存し、デバイス特性に与える影響も同様にその比に依存する。したがって、BPSG膜中の炭素の影響を極力少なくするためには、その比をできるだけ高く設定する必要があり、その値は2.0以上とするのが適当である。

【0015】実施例は主原料としてTEOSを取り上げているが、有機オキシシランとしてはそれ以外に C_2H_5 Si(OC_2H_5) $_3$ 、Si $(OC_3H_7)_4$ 、Si $(OCH_3)_4$ などを用いることもでき、それらの有機オキシシランを主原料とした場合にも同様に炭素が取り込まれる傾向があるので、それらの場合も本発明によ O_2 流量/(有機オキシシラン)流量比を2.0以上とすることにより取り込まれる炭素量を少なくすることができる。

[0016]

【発明の効果】本発明ではBPSG膜やPSG膜をTEOSなどの有機オキシシランを主成分としてプラズマCVD法により形成する際、O2流量/(有機オキシシラン)流量比を2.0以上に設定したことにより、BPSG膜やPSG膜などのシリコン酸化膜に取り込まれる炭素量が減少してデバイス特性に悪影響を与えることなく、良質の層間絶縁膜を形成することができる。この層間絶縁膜はデバイス特性に悪影響を与えないことからゲート配線とメタル配線の間の層間絶縁膜として利用することができる。

図の説明

【図面の簡単な説明】

【図1】一実施例の半導体装置を示す断面図である。

【図2】本発明が適用されるプラズマCVD装置の一例を概略的に示す断面図である。

【図3】一実施例におけるO₂流量/TEOS流量比と成膜速度、炭素濃度、シート抵抗値の関係をそれぞれ示す図である。 【符号の説明】 2 シリコン基板

6 ソース

8 ドレイン

10 ゲート酸化膜

12 ゲート電極

14 層間絶縁膜

16, 18 メタル配線

21 CVD装置の反応室

22 温度制御用ランプ


23 下部電極


24 上部電極

26 シリコン基板

28 高周波電源

図面





【図3】

